GigE Vision FPGA IP Core mit Link Aggregation

Mit dem FPGA IP Core von Sensor to Image ist es möglich eigene GigE Vision kompatible Bildverarbeitungskomponenten zu erstellen. Dies erhält die volle Flexibilität eines eigenen Hardwaredesigns, ohne sich um die Implementierung der GigE-Engine kümmern zu müssen. Der Core handelt den Bilddatenverkehr (Streaming) komplett in Hardware ab, wohingegen die zeitunkritische Kommunikation (Control und Messaging) im integrierten Softprozessor abgearbeitet wird. Es wird sowohl sendender als auch empfangender Betrieb unterstützt. Als Plattformen werden die Xilinx Bausteine der Virtex4/5/6 Serie sowie der kostengünstigen Spartan3/6-Familie unterstützt. Zusätzlich ist die Lösung auch für Altera Design mit aktuellen FPGAs einsetzbar. In der neuen Version wird jetzt auch das sogenannte Link Aggregation unterstützt, um mehrere physikalische Verbindungen zu einem logischen Pfad zu kombinieren. Dadurch ist es möglich, die maximale Datenrate zu vervielfachen. Für den Entwickler stehen GigE Vision zertifizierte Referenzdesigns zur Verfügung, mit dem der komplette Design-Flow bis zu eigenen Anpassungen getestet werden kann. Dieses Design besteht aus einem Evaluationboard samt ISE/EDK bzw Quartus/Nios Design mit allen Cores und anpassbaren Sourcedateien, sowie ausführlicher Dokumentation und Support. Auf Softwareseite können alle GigE Vision kompatiblen Pakete eingesetzt werden. Mitgeliefert wird das Sensor to Image SDK „Sphinx“ und eine Testlizenz des Image Managers von Stemmer Imaging.