Anzeige

SSD auf einem Chip

Make or Buy? Beim Einsatz von Flash-Speichern im System spielen viele Faktoren mit, die diese Entscheidung beeinflussen. Wenn der Dreiklang der Performance stimmen soll, fällt die Wahl auf eine Disk auf einem Chip. Warum dies langfristig der beste Ansatz ist, erläutert dieser Beitrag.

 (Bild: ©exentia/stock.adobe.com  /  Hy-Line Computer Components Vertriebs GmbH)

(Bild: ©exentia/stock.adobe.com / Hy-Line Computer Components Vertriebs GmbH)

Jeder, der schon einmal einen USB-Stick geöffnet hat, hat die einzelnen Komponenten darin identifiziert: Neben dem oder den Flash-Chips, die die größte Fläche einnehmen, sitzt der Controller-Chip mit USB- und Flash-Interface sowie die Spannungsversorgung. In höherwertigen Speichermedien wie in einer SSD mit SATA- oder PCIe-Interface kommt oft noch ein RAM hinzu, das den Transfer besonders beim Schreiben von Daten in den Flash-Speicher beschleunigt.

Single Chip SSD auf einem M.2-Board (Bild: HY-LINE Holding GmbH)

Single Chip SSD auf einem M.2-Board (Bild: HY-LINE Holding GmbH)

Vorteile einer Single-Chip-Lösung

Für den Einsatz in einer rauen Umgebung ist diese Konfiguration schlecht geeignet. Schock und Vibrationen belasten die Mechanik und die Kontakte, und Temperaturwechsel im industriellen Maßstab beanspruchen die Lötstellen. Mit einer Single-Chip-Lösung, die alle Komponenten in einem IC-Gehäuse vereint und hermetisch versiegelt, lassen sich diese Problemstellen vermeiden. Das BGA-Gehäuse kann im üblichen Prozess zusammen mit den anderen Schaltungskomponenten auf der Leiterplatte verlötet werden. Im Folgenden soll der Begriff SSD für alle Speichermedien gelten, bei denen die Flash-Chips über einen Controller unabhängig von der Schnittstelle an ein Host-System angeschlossen werden.

Erläuterung zum SLC-Mode (Bild: HY-LINE Holding GmbH)

Erläuterung zum SLC-Mode (Bild: HY-LINE Holding GmbH)

Flash-Technologien

Die Grundlage der Flash-Technologie ist eine zwischen zwei isolierenden Schichten eingeschlossene elektrische Ladung. Beim Beschreiben und Löschen des Speichers werden diese Schichten durch eine erhöhte Spannung kurzzeitig leitfähig, sodass die Ladung sie durchdringen kann. Dies beansprucht die Isolationsschicht; der Isolationswiderstand nimmt im Laufe der Zeit ab, und die Zelle altert. Die Hersteller geben in Datenblättern P/E Cycles an und meinen damit das Programmieren und Löschen (Erase) der Zelle. Eine einzelne Zelle kann nicht gelöscht werden, sondern immer nur ein ganzer Block, sodass das Ändern eines einzigen Bits einen P/E-Zyklus für einen ganzen Block bedeutet. Beim Auslesen wird die Höhe der Ladung ausgewertet, um einen digitalen Wert zu bestimmen. Bei der Single Level Cell (SLC) entscheidet ein Komparator, ob der zurückgelesene Spannungswert kleiner oder größer als eine definierte Schwelle ist, und gibt dann ‚0‘ oder ‚1‘ zurück. Bei der (etwas unglücklich benannten) Multi Level Cell (MLC) ist die Abstufung feiner, so dass vier unterschiedliche Spannungspegel als der Zustand zweier Bits (00, 01, 10, 11) interpretiert werden. In fortgeschrittener Halbleitertechnologie wird die Isolation und damit die Ladungshaltung weiter verbessert, sodass Triple Level Cells (TLC) acht verschiedene Spannungswerte halten, die als drei Bits pro Zelle ausgewertet werden. Mit der Quad Level Cell (QLC)-Technologie ist der vorläufige Höhepunkt erreicht. Mit der höheren Integration durch kleinere Strukturen verringern sich zwar die Kosten pro Bit, Haltbarkeit (Endurance) und die Übertragungsrate (Performance) des Speichers nehmen jedoch ab. Da die NAND-Hersteller der Nachfrage nach höherer Kapazität folgen, sind SLC-Speicher zu moderaten Preisen kaum noch erhältlich. Ein Kompromiss zwischen Kapazität, Zahl der Schreibzyklen und Kosten ist der Betrieb der MLC-Zelle im so genannten ‚SLC-Mode‘, der auch als ‚Pseudo-SLC‘ bekannt ist. Die MLC-Speicherzelle wird dabei mit nur mit zwei anstatt der möglichen vier Werte beschrieben. Dabei geht nutzbare Kapazität verloren, die aber der Zuverlässigkeit und Langlebigkeit zu Gute kommt. Dieses Verfahren setzt eine enge Zusammenarbeit zwischen Controller- und NAND-Hersteller voraus, da hierbei der interne Aufbau des Flash-Bausteins wichtig ist. Die Abbildung unten zeigt, welche Zustände eines MLC-Speicher genutzt werden, um den SLC-Mode abzubilden. Die nicht sequentielle Abfolge der binären Zustände liegt an der durch die größere Hamming-Distanz gesteigerten Störfestigkeit. Bei ungefähr doppelten Kosten im Vergleich zum MLC-Betrieb verzehnfacht sich die Anzahl der Schreibzyklen.

Blockschaltder SSD auf einem Chip (Bild: HY-LINE Holding GmbH)

Blockschaltder SSD auf einem Chip (Bild: HY-LINE Holding GmbH)

Das könnte Sie auch interessieren

Digitale Geschäftsinitiativen wie die Cloud sowie politische Ziele haben 2018 die Aufmerksamkeit von Angreifern verstärkt. Der 14. Annual Worldwide Infrastructure Security Report (WISR) von Netscout liefert Erkenntnisse aus einer globalen Umfrage unter Netzwerk-, Sicherheits- und IT-Entscheidern in Unternehmen.

Anzeige

Innovationen erleben, Trends aufspüren und Netzwerken - der internationale VDI-Kongress ELIV (Electronics in Vehicles) bringt vom 16. bis 17. Oktober 2019 in Bonn wieder rund 1.750 Experten aus dem Bereich der Fahrzeugelektronik zusammen.‣ weiterlesen

Schon heute vernetzt Bosch mehr als zehn Millionen Geräte unterschiedlicher Hersteller mit der open-source-basierten Bosch IoT Suite.‣ weiterlesen

Die Businessplattform Schneider Electric Exchange unterstützt eine vielfältige Community bei der Entwicklung und Skalierung von Geschäftslösungen sowie der Erschließung neuer Marktpotenziale.‣ weiterlesen

Hy-Line Computer Components bietet ab sofort UHD Large Format Displays von LG Display in den Größen 49-98" an.‣ weiterlesen

Die gemeinsam entwickelte Smart-Airport-Asset-Management-Lösung besteht aus speziell von Arrow konzipierten und ausgewählten Sensoren und Gateways, der IBM Watson IoT-Plattform und der IBM Maximo Enterprise Asset Management Software.‣ weiterlesen

Anzeige
Anzeige
Anzeige
Anzeige
Anzeige
Anzeige