Verifikationsplattform mit Mulit-Core-Simulation

Mit Version 10.1 der funktionalen Verifikationsplattform Questa bietet Mentor Graphics nun eine integrierte Lösung für die funktionale Verifikation komplexer System-on-Chip- (SoC) und FPGA-Designs. Der Anbieter führte in der aktuellen Version eine Multi Core-Simulationstechnologie ein: Mit Questa Multi-Core können Entwickler das Design so aufteilen, dass es auf mehreren CPUs oder Computern parallel ablaufen kann. Anwender sollen nach Anbieterangaben mit der Lösung je nach der Anzahl der verwendeten Kerne eine zwei- bis fünffache Laufzeitverbesserung erzielen können. Zudem erleichtere die Compiler- und Simulations-Engine die Erstellung einer gemeinsamen Testbench für den Einsatz mit den Questa-Simulations- und Veloce-Emulations-Plattformen. Die Verifikationsplattform bietet eine Universal Verification Methodology-orientierte (UVM) Debug-Lösung, die Ingenieuren Informationen über den Betrieb ihrer dynamischen, klassenbasierten Testbenches bietet. Dies geschieht im Rahmen von Quellcode und Funktionsdarstellung u.a. mit UVM-spezifischen Darstellungen, Komponentenhierarchie und Verzeichnisbaum mit Klassendefinitionen.